首页科技快讯芯片巨头开战2纳米

芯片巨头开战2纳米

来源：晰数塔互联网快讯时间：2024年04月08日 11:49

今年1月，荷兰ASML生产的第一台High-NA EUV光刻机首次开箱面世。这台总重约150吨、需250个集装箱才能装下的庞然巨物，可将世界上最先进的芯片制程从3纳米进一步缩小至2纳米。它的出现也打响了半导体厂商量产2纳米芯片的第一枪。

作为全球排名第一的晶圆代工厂，台积电是跑得最快的选手。

据台湾《工商时报》3月29日报道，台积电2纳米制程布局全线提速，公司位于新竹宝山Fab20 P1厂将于4月进行设备安装工程，为其2纳米芯片量产热身准备，预计台积电宝山P1、P2及高雄三座先进制程晶圆厂均于2025年量产，吸引苹果、英伟达、AMD及高通等客户争抢产能。

虽然台积电回复媒体称不发表评论，但按照公司2022年7月在投资者会议上公布的路线图，2纳米制程将在2024年试产，2025年量产。台积电正按规划时间表如期于今年开启2纳米芯片的生产。

除台积电外，2纳米赛道上也出现了三星、英特尔追赶的身影。

作为与台积电在5纳米、3纳米缠斗多年的老对手，三星在2纳米的竞争上也步步紧逼。根据ZDNet报道，三星已通知客户和合作伙伴，将从今年年初开始将其第二代3纳米制程更名为2纳米制程。虽然公司始终未回应外界对其“靠改名领先对手”的质疑，但日前已官宣2纳米或将在今年底前开始量产。

而英特尔则是重返赛场的“新对手”。早年靠制造芯片创业，但后来被台积电与三星甩在身后，又在10纳米、7纳米制程上接连折戟后，英特尔在芯片制造领域明显掉队，先进制程芯片几乎全部外包给台积电代工。

但自从现任CEO帕特·基辛格上台后，公司便在其领导之下计划重振制造芯片的晶圆代工业务。在2月份举办的首届Intel Foundry Direct Connect大会上，英特尔公布了旗下Intel 18A（按照英特尔官方定义为1.8纳米、但业内通常将其与对手的2纳米进行横向对比）、及更先进的未来制程路线图，且Intel 18A规划的量产时间与两大对手相近，2024年下半年准备就绪量产，2025年会推出基于18A的产品。

距离台积电、三星在2022年推出3纳米制程芯片刚满一年，2纳米的竞争就已经被提上日程。面对台积电全球第一大芯片代工厂的领先地位，三星、英特尔都不约而同地将2纳米看作弯道超车的机会——前者喊话要在三年之内重夺芯片市场第一，后者誓言要在2030年建成全球第二大代工厂。

2纳米变成新战场

按照半导体行业经典的摩尔定律，集成电路可容纳的晶体管数目，每隔18个月便会增加一倍，性能相应也增加一倍。大众所知的几纳米通常指代晶体管的尺寸，为在集成电路上尽可能容纳更多的晶体管，从10纳米到7纳米，再到5纳米、3纳米，晶体管尺寸越做越小，芯片也相应越来越小。

2纳米最早出现在2021年。IBM当时发布了全球首颗2纳米制程的芯片。根据官方资料介绍，IBM的这颗2纳米制程芯片是将大约500亿晶体管放在一片指甲盖大小的芯片上，与7纳米制程的芯片相比，其运算速度将快45%，效率则将提高75%。但业内普遍认为IBM作为研究机构，尚不具备量产的能力，2纳米制程芯片从实验室到量产，还需要一段时间。

在芯片制程尺寸不断缩小的过程中，芯片厂商需要解决的问题更多，例如漏电。在台积电为2纳米芯片设计的技术方案中，首次用上了GAAFET架构。GAAFET架构全称全包围栅场效应晶体管，与突破14纳米制程以下沿用的FinFET架构不同，GAAFET利用栅电极覆盖电流通道的四个侧面，而非传统的三个，能够让晶体管继续缩小下去而不漏电，从而允许在降低运行功率的情况下显着提高性能。

类似具有里程碑意义的方案还包括晶圆背面供电。较于传统正面供电，这项技术能够降低电压降，从而减少功耗，显著提升芯片性能的表现。

此前，三星已经在其3纳米制程上采用了上述两项技术方案，英特尔也在持续跟进。多位产业人士表示，从2纳米开始，GAAFET与背部供电将会成为行业标配。

长期关注半导体制程工艺的全德学投资总监方亮向界面新闻介绍，每一代制程在内部大致分研发与量产两个阶段。芯片厂首先在实验室不计代价地投入制造出少量的晶圆，紧接着掌握技术、提升良率至30%~40%；然后量产部门就会接手，依次进行风险试产、小规模量产，再到大规模量产，不断推高良率并提升产能。等到芯片良率达到60%~70%左右，就可以基本保证“商业化阶段凑活够用”。

当一家芯片厂商在某代制程芯片上可以保持80%以上的良率，月产能攀升至10万片，它就基本能在这一代先进制程工艺上站稳脚跟。

同时，为保持足够快的迭代节奏，芯片厂商会保持“量产一代、研发一代、储备一代”的工作流程。

据“财经十一人”此前报道，台积电一般会有三个团队，同步开展三代制程的研究。一个团队从事3纳米制程的研发和良率的提升，一个团队从事2纳米制程的研发，还有一个团队会进行1.5纳米制程路径的研发。3纳米制程量产后，3纳米制程的团队就会跳到1.5纳米的团队加入研发，1.5纳米的团队就跳往下一代更小制程的路径研发，如此滚动接力。因此外界看来每两年推出一代先进制程的周期，内部布局常常有五六年之久。

按照三星、台积电、英特尔三家已经公布的时间表，2纳米将在2025年实现量产，而该年被行业视作一道分水岭。随着芯片尺寸越做越小，每一代制程的成本投入更大，性能提升的幅度反而更小。

摩尔定律的提出者、已故的英特尔创始人戈登·摩尔曾预测摩尔定律的极限将于2025年左右到来，台积电创始人张忠谋也持有同一观点。

巨头站位之争

TrendForce集邦咨询分析师乔安接受采访分析称，目前观察各家2纳米芯片的客户状况来看，以台积电最为积极，已有超过10家客户导入研发；三星的2纳米基础仍建立在其3纳米制程技术上，需要持续观察良率改善情况；英特尔独立对外部客户的服务则主要集中在Intel 18A制程上。她判断，预计要到2026年才会看到各家2纳米产品出现在市面上。

芯片制程的迭代已经形成了一个涉及多个行业参与者、技术和市场动态的成熟生态系统，其中不仅包括台积电、三星等半导体制造商，还包括英伟达、AMD等设计和IP公司，像苹果、联发科、高通智能终端客户经常需要参与共同开发。

专注于科技行业的国际研究机构Omdia的半导体研究总监何晖告诉记者，台积电这一类成熟的芯片制造厂商一直都是保持相对固定的迭代模式，某一代制程芯片实现量产了，同年就会对外公布下一代的目标，包括制程工艺与量产时间。

何晖判断，80%的良率是台积电大规模量产的基本标准，而像其内部成熟的技术工艺，如5纳米，良率应该已经超过95%，大规模量产就已经可以持续盈利。

作为全球排名第一的芯片制造厂商，无论从技术成熟度，还是从生产能力与规模而言，台积电都是该领域碾压对手的霸主。半导体行业长期又是一个头部效应极度明显的市场格局，“老大吃肉，老二喝汤，老三挨饿”是常态。

在冲击2纳米的赛道上，台积电同样已经领先竞争对手多个身位，以最近的上一代3纳米制程最为典型，台积电目前被普遍认为是市场上唯一的胜利者。

此前与台积电激烈竞争3纳米的对手主要是三星。2022年6月，三星宣布推出的3纳米制程工艺，领先台积电近6个月，但之后便陆续被媒体曝出深陷良率黑洞，无法满足客户要求。

有行业人士对记者分析，三星虽然在7纳米、5纳米及3纳米上紧咬台积电，但从客户的选择来看，主要是作为台积电的“二供”。据TrendFoce研报此前透露，高通将选择台积电、三星作为最新一代骁龙处理器3纳米芯片的“双供应商”，但最终又因良率问题放弃，全面转投台积电。目前，三星3纳米芯片在业内并未传出有大客户买单。

与之形成鲜明对比，台积电从2022年12月推出3纳米制程后，良率与产能稳步爬坡，接连拿下苹果、高通、联发科等大客户订单，3纳米芯片产量正在开始逐步增加，目标要在2024年下半年实现80%产能利用率。

目前市场上以苹果为代表的智能手机厂商是采用3纳米制程的主要客户，安卓机厂商会在其后陆续发布相应的产品。

2025年是3纳米制程的普及之年，智能手机CPU SoC芯片（系统级芯片）将会是最主要的应用。据台媒Wccftech报道，台积电已经打算在2024年将3纳米月产能提高至10万片，同时专注于进一步提高良品率。同时，三星也在尽全力提升良率、争取用户。

三家之中，英特尔在芯片制造领域长年缺少存在感。

根据TrendForce历年统计的全球十大晶圆代工厂，台积电稳定以60%上下的市场份额稳居第一，三星约占10%排第二，英特尔仅在2023年第三季度首次入选，份额只有1%，下一季度又被其他厂商超越。

但也有行业人士对记者表示，英特尔今年一季度开始内部重组，将设计与制造彻底分开，将晶圆代工业务独立且自负盈亏是其一项重要改革。另值得关注的是，ASML今年生产的High-NA EUV光刻机，英特尔是业内第一家拿到首批6台的客户，这一系列动作都可以解读出这家老牌芯片巨头“壮士断腕”、发力2纳米的决心。

当前市场对先进制程芯片的需求只增不减。随着AI热潮的爆发，英伟达数据中心GPU芯片在全球抢购成风，虽然相比于智能手机SoC芯片，数据中心芯片对于先进制程的需求较为保守，英伟达GTC大会上发布的最先进B200芯片使用的仍是台积电的4纳米方案，但随着算力需求快速膨胀，其在不久之后势必会将先进制程芯片总量推向一个前所未有的量级，先进制程芯片的产能仍是各家争抢的目标。

台积电董事长刘德音最近在IEEE网站上署名发表文章，把半导体行业过去50年缩小芯片尺寸的努力比作“在隧道中行走”。如今距离摩尔定律的极限越来越近，行业已经走到隧道的尽头，半导体技术将变得更加难以发展，2纳米将会是芯片巨头抢滩的关键一战。

本文来自：界面新闻，作者：李彪，编辑：文姝琪