首页科技快讯台积电披露3nm工艺更多细节，明年试产

台积电披露3nm工艺更多细节，明年试产

来源：晰数塔互联网快讯时间：2020年08月25日 18:52

本文来自微信公众号：芯东西（公众号：aichip001），作者：心缘，头图来自：视觉中国

8月25日，在台积电第26届技术研讨会上，台积电揭秘其3nm工艺节点的更多细节，并分享了5nm后续产品N5P和N4工艺节点的相关进展。

台积电在先进制程领先的道路上一往无前，计划3nm技术于2021年进入风险生产、在2022年开始量产，而英特尔的7nm预计最早推出也要到2022年末。

据介绍，相较5nm N5工艺，相同功耗下，台积电3nm N3性能可提高10-15％；相同性能下，N3功耗可降低25-30％；N3的逻辑密度、SRAM密度、模拟密度分别是N5的1.7倍、1.2倍、1.1倍。

同时，台积电总裁魏哲家宣布，台积电已整合旗下包括SoIC、InFO、CoWoS等3D封装技术平台，命名为台积电3D Fabric。

台积电高级副总裁Kevin Zhang和Y.P. Chin在预先录制的视频中提到，台积电正在其总部旁边正建设一个专注于2nm芯片研发的新研发中心，拥有8000名工程师，将运营一条先进的生产线，该项目的第一阶段将于2021年完成。

作为全球晶圆代工“一号玩家”，从台积电的分享，我们可以看到全球先进制程最前沿的芯片制造技术风向。

一、5nm今年下半年见，3nm后年量产

在今天的台积电技术研讨会，台积电介绍了5nm N5、N5P、N4工艺以及3nm N3工艺的PPA优化情况。

据悉，台积电5nm N5工艺广泛采用了EUV技术。相较7nm N7工艺，台积电N5工艺在相同功耗下的性能提高了15％，在相同性能下的功耗降低了30％，逻辑密度为N7的1.8倍。

台积电还提到，N5的缺陷密度学习曲线比N7快，这意味着5nm工艺将比其上一节点能更快地达到更高的良率。

N5P和N4属于5nm N5的增强版本。

N5P主要面向高性能应用，计划在2021年投入使用。与N5相比，同等功耗下，N5P的性能可提高5％；同等性能下，N5P的功耗可降低10％。

由于与N5节点在IP上兼容，因此台积电的5nm N4工艺可提供直接迁移，性能、功耗和密度均有所增强。台积电计划在2021年第四季度开始N4风险生产，目标是在2022年实现大批量生产。

相比5nm N5节点，台积电3nm N3在相同功耗下的性能可提高10%~15％，在相同性能下的功耗可降低25%~30％；逻辑密度提高70%，SRAM密度提高20%，模拟密度提高10%。

此外，台积电还介绍了专为IoT、移动和边缘设备等低功耗设备而设计的N12e工艺，该工艺是台积电12 nm FinFET节点的增强版，拥有更低功耗、更高性能，支持超低漏电器件和低至0.4V的超低Vdd设计。

二、英特尔三星“摔跤”，台积电“紧俏”

近来先进制程的战场可谓是波澜起伏，英特尔制程进化再度跳票，三星频传良率不过关，唯有台积电一路喜讯不断，不仅股价持续飙涨，跃居全球第十大市值公司，还迎来制造出10亿颗7nm芯片的新里程碑。

从率先搞定7nm的那一刻起，台积电就成了整个“地球村”的希望。除了三星、英特尔这种自带先进制造厂的IDM巨头，大部分的头部芯片设计公司都跑到台积电7nm的门外排起长队。

原因无他，制程工艺越先进，芯片性能越高、功耗越低，在市场上越有竞争力。

台积电冲得不仅快，良率还高。2018年有超过50款7nm芯片量产，代工方都是台积电。2019年，台积电代工的7nm芯片设计更是超过100种。苹果、高通、华为、英伟达、AMD、赛灵思、联发科等芯片巨头都是台积电7nm的客户。

同时，台积电的7nm N7+工艺是全球第一个在大批量生产中采用EUV的节点，而向后兼容的N6逻辑密度又提高了18%。据台积电介绍，N6具有与N7相同的缺陷密度。

台积电2019年年报显示，这一年，台积电为499个客户生产10761种不同的芯片，在半导体制造领域市场占有率达52%。

从2020年上半年全球前大晶圆代工营收来看，台积电的营收超过2~9名代工营收的总和。

据台媒报道，台湾三大科学园区2020年上半年营业额达13681亿新台币（约合3220亿人民币），其中将近41%由台积电贡献。

三、台积电能否被超越？短暂占优势，战争还没结束

国际IT研究与顾问咨询公司Gartner的数据显示，先进制程将为晶圆代工市场营收贡献越来越高的比重。

全球晶圆代工行业收入（亿美元）

独霸晶圆代工半壁江山的台积电，有被弯道超车的可能吗？

台积电创始人张忠谋很谦逊，在2020年年初接受媒体采访时提到，三星电子是很厉害的对手，目前台积电暂时占优势，但台积电跟三星的战争绝对还没结束，台积电还没有赢。

台积电相较三星有很多优势，比如它是一个纯粹的晶圆代工厂，相较三星这种有自己芯片设计业务的IDM厂商，更易获得客户的信赖；比如它的技术推进顺利，继率先征战7nm市场后，又即将迎来5nm大规模落地。

台积电总裁魏哲家曾透露，采用台积电5nm完成的芯片tape-out数量将比7nm量产初期的同时期还要高，5nm也将成为台积电继7nm之后、另一个重大且具有长生命周期的制程节点，预估5nm在2020年营收占比将达到10％。

但赢得市场最核心的筹码——技术领先性——还存在变数。

痛失7nm市场的三星，已经摆足了架势要在接下来的5nm及更先进制程的战局中扳回一城。

接下来的战役非常明朗，核心动作都是砸钱、扩产、抢先发。

首先，持续增加研发投入和资本支出。

早在2017年，台积电就透露计划为3nm工艺芯片工厂投资200亿美元。根据财报数据，台积电2019年研发投入近30亿美元，约占全年营收的8.5%；其2020年资本开支预计将达到160亿-170亿美元。

台积电还在其总部旁边正建设一个拥有8000名工程师的新研发中心，该项目的第一阶段将于2021年完成，计划研发2nm芯片。

三星则接连公布巨额支出计划。2019年4月，三星宣布计划在未来十年向LSI和代工领域投资总计133万亿韩元（约合1160亿美元）。同年10月，三星花费25亿美元向ASML采购15台EUV光刻机。2020年1月，三星斥资33.8亿美元向光刻机霸主ASML下单20台EUV光刻机，除了计划用于7nm、5nm等逻辑芯片外，还计划用在DRAM内存芯片的生产。

其次，稳步扩建生产线。

台积电称其正扩大在首家5nm晶圆厂Fab 18的N5生产。Fab 18于2020年第二季度开始量产N5，旨在每年加工约100万片12英寸晶圆。

此前在2020年5月，台积电和三星分别宣布新的5nm晶圆厂建厂计划。

台积电在美国亚利桑那州新建的半导体工厂项目，将从5nm技术开始，月产能20000片晶圆，计划2024年建成投产。

三星将在汉城南部的平泽市建造全新的5nm晶圆厂，预计在2021年下半年投产，产品主要用于5G网络和高性能计算。

最重要的，抢占5nm市场，超越3nm研发。

今年下半年，采用台积电5nm技术的华为麒麟1020处理器和苹果A14处理器将进入市场。Ampere Computing亦基于N5工艺制造其下一代服务器芯片。其他被报道向台积电5nm下订单的还有高通、AMD、联发科、恩智浦等芯片巨头。

2020年7月底，三星电子称，因客户库存准备增长，其芯片代工业务取得了创纪录的季度和半年度营收，还透露已开始大规模量产5nm芯片，并且正在研发4nm工艺。按三星原定规划，它将从2020年8月开始大规模生产三星5nm Exynos芯片。目前宣布采用三星5nm工艺制程有高通、谷歌等。但近日有报道称，三星在5nm EUV工艺良品率方面遇到问题。

而在更先进的3nm工艺上，三星率先采用了突破性的GAA环绕栅极晶体管技术，以制造出密度更高的芯片。

台积电3nm则继续沿用FinFET晶体管架构，到第二代3nm或2nm才会升级到GAA技术。